常用電路EMC設計攻略（一）

一.常用電路的EMC設計

A.電源電路
電源電路設計中，功能性設計主要考慮溫升和紋波大小。溫升大小由結構散熱和效率決定；輸出紋波除了采用輸出濾波外，輸出濾波電容的選取也很關鍵：大電容一般采用低ESR電容，小電容采用0.1UF和1000pF共用。電源電路設計中，電磁兼容設計是關鍵設計。主要涉及的電磁兼容設計有：傳導發(fā)射和浪涌。

傳導發(fā)射設計一般采用輸入濾波器方式。外部采購的濾波器內部電路一般采用下列電路：


Cx1和Cx2為X電容，防止差模干擾。差模干擾大時，可增加其值進行抑制；Cy1和Cy2為Y電容，防止共模干擾。共模干擾大時，可增加其值進行抑制。需要注意的是，如自行設計濾波電路，Y電容不可設計在輸入端，也不可雙端都加Y電容。
浪涌設計一般采用壓敏電阻。差?？筛鶕?jù)電源輸入耐壓選取；共模需要電源輸入耐壓和產品耐壓測試綜合考慮。
當浪涌能量大時，也可考慮壓敏電阻（或TVS）與放電管組合設計。

1 電源輸入部分的EMC設計
應遵循
①先防護后濾波；
②發(fā)射CLASS B規(guī)格要求的電源輸入端推薦兩級濾波電路，且盡量靠近輸入端；
③在電源輸入端濾波電路前和濾波電路中無采樣電路和其它分叉電路；如果一定有采樣電路，采樣電路應額外增加了足夠的濾波電路。

原因說明：
①先防護后濾波：
**級防護器件應在濾波器件之前，防止濾波器件在浪涌、防雷測試中損壞，或導致濾波參數(shù)偏離，**級保護器件可以放在濾波器件的后面；選擇防護器件時，還應考慮個頭不要太大，防止濾波器件在PCB布局時距離接口太遠，起不到濾波效果。


CLASS B規(guī)格要求的電源輸入端推薦兩級濾波電路，且盡量靠近輸入端：

CLASSB要求比CLASS A要求小10dB，即小3倍，所以應有兩級濾波電路；

CLASSA規(guī)格要求至少上等濾波電路；所謂上等濾波電路指包含上等共模電感的濾波電路。


③在電源輸入端濾波電路前和濾波電路中無采樣電路和其它分叉電路；如果一定有采樣電路，采樣電路應額外增加了足夠的濾波電路：

電源采樣電路應從濾波電路后??；


果采用電路精度很高，必須從電源輸入口進行采樣時，必須增加額外濾波電路。



2 電源輸出部分的EMC設計


應遵循①電源模塊輸出一定要求有濾波措施,推薦使用共模電感或差模電感；②長距離電源走線是否預留足夠電容組10uF/0.1uF或1uF/0.01uF，應考慮PCB板每間隔187.5px放置一對。

原因說明：

①電源模塊輸出一定要求有濾波措施,推薦使用共模電感或差模電感：

用共模電感進行濾波，防止開關電源的噪聲串到整個單板的電源、地上；

磁珠進行濾波，防止開關電源的噪聲串到整個單板的電源、地上；

電源輸出端設計Y電容時，需斟酌，如有螺釘可使Y電容就近接地時，可考慮增加，否則不用。

②長距離電源走線是否預留足夠電容組10uF/0.1uF或1uF/0.01uF，應考慮PCB板每間隔187.5px放置一對：

當電源模塊有多路電源輸出時，比如提供給通訊接口的通訊電源、地，提供給傳感器供電的12V、24V電源、地，提供給繼電器驅動用的12V電源、地，均會存在長距離走線問題，為了使電源、地之間的阻抗*小，且回路*小，應每隔187.5px增加一對電容。


3 電源轉換芯片的EMC設計


應遵循電源轉換芯片輸入輸出端應并聯(lián)BULK電容和去耦電容；電容容值應依據(jù)芯片手冊推薦，或者依據(jù)驅動能力來估算；開關轉換芯片輸出應考慮磁珠進行濾波。

B.接口電路

接口電路多種多樣，一般需電纜引出的接口電路需要較完備的電磁兼容設計，如CAN總線、RS485總線；其他的接口電路如RS232、USB等一般采用磁珠加TVS管設計。

1 RS485/CAN接口設計

RS485接口標準電路如下：

在具體設計中，R1/R2用自恢復保險絲，保護效果更好。一般不使用放電管；TVS管可作為預留設計（取決于驅動芯片內部是否包含TVS管）。

需要注意的是，共模電容需設計在接口端，這樣做的原因是抑制外部的傳導干擾和快速脈沖群干擾，以免其對RS485數(shù)據(jù)通信產生擾亂。

CAN接口保護時，TVS和電容參數(shù)略有不同。

RS-485總線共模電壓范圍為-7～+12V；

CAN總線的共模電壓為-2~+7 V。

2 RS232接口設計

RS232接口標準電路如下：


485/CAN差分接口優(yōu)先選用共模電感或者磁珠進行濾波，232接口用磁珠進行濾波；濾波電路盡量靠近端口，磁珠或共模電感到端子間PCB走線長度小于62.5px；如防護器件過多，磁珠到端子間PCB走線長度距離大于62.5px，則應在*靠近接口處增加Y電容或高壓電容進行濾波，Y電容要滿足耐壓要求；如果采用屏蔽電纜，屏蔽層要接PGND；需要接出到端子的通訊地需要經(jīng)過濾波。

3 USB接口設計

USB接口標準電路如下：


體設計中，共模電感一般用磁珠代替；C1、C2共模電容為預留設計，當USB口有輻射輸出干擾時，C1、C2可對其進行抑制。
需要注意的是，因USB數(shù)據(jù)速率高，選用TVS時必須采用低電容的TVS管，TVS管*少能承受8KV以上的接觸靜電放電。

4 S_VIDEO接口設計

S_VIDEO接口標準電路如下：


珠電容可根據(jù)實際情況進行參數(shù)調整。

5 以太網(wǎng)接口設計

以太網(wǎng)接口標準電路如下：


當網(wǎng)口變壓器共模抑制比較差或需要通過的標準比較嚴酷時，需要增加L1、L2共模電感；C9、C10、C11、C12為預設計，根據(jù)實際的情況增加，一般不需要增加；C2、C3為與設計，根據(jù)是實際的情況增加或調整。

C.時鐘晶體電路

時鐘晶體電路一般有兩種：無源晶體電路和有源震蕩器電路。時鐘晶體電路一般是輻射發(fā)射的干擾源。

1 無源晶體

無源晶體標準電路如下：


實際設計時，R3電阻和C3電容為預留設計。R3電阻可幫助啟震；C3電容可改善震蕩信號質量。

2 有源震蕩器

標準電路如下：


實際設計時，C1是預留設計。C1電容可改善震蕩器輸出信號質量。

供電磁珠一般不可缺省，其作用時防止震蕩器的高頻信號通過電源污染外部電路。

時鐘芯片電源管腳采用LC濾波電路或者PI濾波電路；晶體外殼要做接地設計；時鐘信號分叉時在分叉后每路都設置匹配電阻，匹配電阻靠近時鐘芯片；T型網(wǎng)絡，或采用末端匹配。